# (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) a Int. Ct. 7 HOTP 1/16

(11) 공개번호 특2002-0093613

(43) 공계일자 2002년12월16일

(21) 출원번호

10-2002-0031857

(22) 출원일차

2002년06월07일

(30) 우선원주장

JP-P-2001-00173498 2001년06월08일

일본(JP)

(71) 출원인

산요 텐키 가부시키가이샤

일본 오사카후 모리구치시 케이한 혼도오리 2쵸메 5만 5고

(72) 발명자

아사노네쪼로

일본군마깽오라궁오이즈떠마씨후루크리106-27

하라이노시까즈

일본군마껳오라궁오이즈미마짜요시다986-5

사까끼바라미끼또

일본사이따마껭오오사또궁몌누마마씨쥬오21-1-315

(74) 대리인

장수길

이중의

구영창

설시성구 : 없습

# (54) 화합물 반도체 스위치 회로 장치

#### 11 - 2

제이 단자(1)와 FET2의 게이트 전국을 접속하고, 제이 단자(2)와 FET1의 게이트 전국을 접속하는 미리 형상의 논리 에서는, 지형을 교자하여 접속할 필요가 있어. 집 외주에 배치하기 때문에, 집 사이즈가 기자게 되는 문제가 있었다.

공동 임력 단자와 FET 사이에 광행한 2개의 저항을 배지한다. 또한 지항을  $\mathfrak{n}^+$  평 불순물 확산 영역에 평성하고, FET 의 일부를 제어 단자와 출력 단자 사이에 배치함으로써, 통상 패턴과 동일 집 사이즈로, 미리 스위치 회로를 실현할 수 있다.

可贵店

14. 2

일인하

페트 급속증, 케이트 전국, 소스 진국, 드레인 전곡, 채틸 영역, 제이 단차, 중력 단차

想领人

医原油 性特殊 禁以

노그은 본 발명을 실망하기 위한 회로도.

도 2는 본 발명을 실명하기 위한 광민도.

도 3은 본 발명을 선명하기 위한 평면도.

도그는 본 발명을 설명하기 위한 단면도.

도 5는 중래에를 설명하기 위한 도면으로, 도 5의 (a)는 단면도, 도 5의 (b)는 회로도.

도 6은 종례애를 설명하기 위한 등가 회모도.

도 7은 종래에를 선명하기 위한 희로도.

도 8은 중래에를 실명하기 위한 평면도.

도 9는 종래에를 설명하기 위한 도면으로, 또 9의 (a)는 평민도, 도 9의 (b)는 단면도.

도 10은 종례예를 설명하기 위한 광면도.

'< 노면의 주요 무분에 대한 부호의 설명>

Cu-1. Cu-2 : 세이 단자

OUT-1, OUT-2 : 출력 단자

IX : 공통 임력 단자

12: 채널 영역

13 : 소스 전투

15 : 트레인 전략

47: 케이트 전략

30 : 페트 급속증

별명의 실제한 설명

발범의 목적

그님이 속하는 겨울 및 그 분이의 종래가술.

본 발명은, 특히 고수회 스위청 용도에 이용되는 화합물 만도체 스위치 회로 장치, 특히 2.4Gb대 이상에서 이용하는 화 ·합물 반도재 스위치 회로 상치에 관한 것이다. 휴대 전화 등의 이동재용 통신 기기에서는, Gb대의 마이크로파를 사용하고 있는 경우가 많고, 안테나의 진환 피로나 송수신의 전환 회로 등에, 이들 고주파 신호를 전환하기 위한 스위치 소자가 이용되는 경우가 많다(예를 들면, 특개평9~181642호). 그 소자로서는, 고주파를 취급하기 때문에 간함· 비소(GaAs)를 이용한 전계 효과 트렌지스터(이하 PET라고 함)를 사용하는 경우가 많고, 이에 따라 상기 스위치 회로 자체를 집절화한 모듈리식 마이크로파 집석 회로(MM-IC)의 개발이 전행되고 있다.

도 5의 (a)는 GaAs FET의 단면도를 도시하고 있다. 비도평된 GaAs 기관(1)의 표면 부분에 N형 불순물을 도평하여 N형의 채틸 영역(2)을 항성하고, 채틸 영역(2) 표면에 쇼트키 접촉하는 케이트 전급(3)을 배치하며, 케이트 전급(3)의 양축에는 GaAs 표면에 오막 접촉하는 소스 트레인 전급(4, 5)을 배치한 것이다. 이 트렌지스터는, 케이트 전급(3)의 전위에 의해 바로 아래의 채틸 영역(2) 내에 공핍증을 형성하여, 소스 전급(4)과 트레인 전급(5) 사이의 채털 전류를 제어한다.

도 5의 (b)는 GaAs FET를 이용한 SPDT(Single Pole Double Throw)라고 하는 화합물 반도체 스위치 최로 장치의 원리적인 희로도를 도사하고 있다.

제1 FE1 및 제2 FET2의 소스(또는 드레인)가 공통 입력 단자 IN에 접속되고, 각 FET1, FET2의 케이트가 지항 R1, R2를 통해 제1 제이 단자 Cu-1 및 제2 제이 단자 Cu-2에 접속되며, 그리고 각 FET의 드레인(또는 소스)이 제1 출력 단자 OUT1 및 제2 출력 단자 OUT2에 접속된 것이다. 제1 제이 단자 Cu-1 및 제2 제이 단자 Cu-2에 인가되는 신호는 상모 신호이고, H 레벨의 신호가 인가된 FET가 ON 상태로 되어, 입력 단자 IN에 인가된 신호를 어느 쪽인지 한쪽의 출력 단자에 전달하게 되어 있다. 직항 R1, R2는 교류 접지로 되는 제어 단자 Cu-1, Cu-2의 적류 전위에 대하여 케이트 전국을 통해 고주과 신호가 누출되는 것을 방지할 목적으로 배치되어 있다.

이러한 화합물 만도체 스위치 회로 장치의 등가 회로도를 또 6에 도시한다. 마이크로파에서는 특성 임괴던스 50Ω을 가준으로 하며, 각 단자의 임괴던스는 R1=R2≈R3=50Ω 저항으로 표시된다. 또한, 각 단자의 전위를 V1, V2, V3으로 하면 삽입 손실(Insertion Loss) 및 아이솔레이션(Isolation)은 이하의 식으로 표현된다.

Insertion Loss  $= 20\log(V2/V1)[dB]$ 

이것은 공통 입력 단차 IN으로부터 출력 단차 OUT1로 신호를 진송했을 때의 삼엽 손실이고.

Isolation = 20log(V3/VI)[dB]

이것은 공통 입력 단자 IN으로부터 출력 단자 OUT2 사이의 아이슬레이션(Isolation)이다. 화합물 반도체 스위치 회로 장치에서는 상기한 삽입 손실(Insertion Loss)을 가능한 한 작개 하고, 아이슬레이션(Isolation)을 향상시키는 것이 요구되어, 신호 경로에 직렬로 삽입되는 FET의 실계가 중요하다. 이 FET로서 GaAs PET를 이용하는 이유는 GaAs쪽 이 Si보다 전자 이동도가 높기 때문에 적항이 작아 저손실화가 도보되며, GaAs는 반절인성 기판이기 때문에 신호 경로 사이의 고아이슬레이션화에 적합하기 때문이다. 그 반면, GaAs 기판은 Si에 비해 비싸고, PIN 다이오트와 같이 등가인 것이 Si로 이루어지면 비용 경쟁에서 뒤지게 된다.

이러한 화합물 반도체 스위치 회로 장치에서는, FET의 채널 양역(2)의 저항 R이

 $R = 1/enu. S[\Omega]$ 

·e : 전자 전하랑(1.6×10 <sup>-19</sup> C/cm)

n: 전자 캐리어 공도

р : 전차 이동도

S: 채널 영역의 단면적(cm)

으로 표현되기 때문에, 지항 R을 기능한 한 작게 하기 위해 채널 폭을 가능한 한 크게 선계하여, 채널 영역의 단면적을 확보하여 삽입 손실(Insertion Loss)을 작게 하였다.

이 때문에 케이트 전극(3)과 계실 영역(2)에서 형성되는 쇼트가 접속에 의한 용량 성문이 커져, 이곳으로부터 고추파의 입력 신호가 누설되어 아이슬레이션 (Isolation)를 악화시킨다. 이것을 피하기 위해 선트(Shunt) FET를 실치하여, 아이슬레이선(Isolation)의 개선을 도모하였지만, 집 사이즈가 크고 비용이 고가이기 때문에, 실리콘과 같은 업가의 집으로 지환이 진행되어, 시장을 잃어버리는 결과를 초래하고 있었다.

그래서, 전트 FET를 생략하여 집의 축소를 실현한 스위칭 회로가 개발되고 있다.

도 7은, 케이트 푹 600gm의 화합물 반도체 스위치 회로 장치를 도시하는 회로도이다. 제1 PET1과 제2 PET2의 소스 전략(혹은 트레인 전략)이 공통 입력 단자 IN에 접속되며, FET1 및 FET2의 케이트 전략이 각각 지향 R1, R2를 통해 제1 제이 단차 CH-1 및 제2 제이 단차 CH-2에 접속되고, 그리고 FET1 및 FET2의 트레인 전략(혹은 소스 진략)이 제1 출력 단차 OUT1 및 제2 출력 단차 OUT2에 접속된 것이다. 제1 제이 단차 CH-1 및 제2 제이 단차 CH-2에 인 각되는 제이 신호는 상보 신호이고, H 레벨의 신호가 인가된 축의 FET가 ON 상태로 되어, 공통 입력 단차 IN에 인가된 위력 산호를 이느 쪽인지 한쪽의 출력 단차로 전달하도록 되어 있다. 지향 R1, R2는, 교류 접기로 되는 제이 단차 CH-1, CH-2의 직류 전위에 대하여 케이트 전략을 통해 고주과 신호가 누출되는 것을 방지한 복작으로 배치되어 있다.

도 7에 도시한 회로는, 도 5의 (b)에 도시한 GaAs FET를 이용한 SPDT(Single Pole Double Throw)라고 하는 화합물 만도체 스위치 회로 장치의 원리적인 회로와 거의 동일한 회로 구성이며, FET1 및 FET2의 케이트 전국의 케이트 폭 Wg는 600 $\mu$ m로 설계되어 있다. 케이트 폭 Wg를 총례의 것에 비해 작게 하는 것은 FET의 온 지형을 크게 하는 것을 의미하고, 또한 케이트 전국의 면적(Lg×Wg)이 작아집으로써 케이트 전국과 채털 영역과의 쇼트가 점합해 의한 기생용량이 작아집는 것을 의미하므로, 회로 통작 상에서는 큰 차이가 생긴다.

도 8은 이 화협물 반도세 스위치 회로 장치를 집석화한 화합물 반도체 집의 일래를 나타내고 있다.

GaAs 기관에 스위치를 행하는 FET1 및 FET2를 중앙부에 배치하고, 각 FET의 케이트 전략에 저항 R1, R2가 집속되어 있다. 또한 공통 입력 단자 IN, 줄력 단자 OUT1, OUT2, 제어 단자 Cul-1, Cul-2에 대응하는 패트가 기관의 주민에 항상되어 있다. 또한, 점선으로 도시한 제2층째의 배선은 각 FET의 케이트 전략 항상 시에 봉사에 항상되는 케이트 급속층(Ti/Pt/Au)(20)이고, 실선으로 도시한 제3층째의 배선은 각 소사의 집속 및 패트의 항성을 행하는 패트 급속층(Ti/Pt/Au)(30)이다. 제1층째의 기관에 오막 집속하는 오막 급속층(AuGe/Ni/Au)(10)은 각 FET의 소스 전략, 트레인 전략 및 각 지항 양단의 인출 전략을 항상하는 것으로, 도 8에서는 패트 급속층과 중집되므로 도시되어 있지 않다.

도 8로부터 방백해진 바와 같이, 구성 부품은 FET1, FET2, 저항 R1, R2, 공통 입력 단차 IN, 출력 단차 OUT1, OUT 2. 제이 단지 CII-1, CII-2에 대응하는 패드만으로, 신트 FET를 제용한 화합물 만도체 스위치 회로 장치에 비해, 최 소 구성 부품으로 구성되어 있다. 또한 이 반도체 장치의 특징적인 집은, FET1(FET2도 동일합)의 게이트 복을 600㎞로 행성했기 때문에, 참 사이즈를 작게 한 수 있다. 즉, 도 8에 도시한 FET1은 일침쇄선으로 둘러싸인 장방형의 제일 영역(12)에 행성된다. 하즉으로부터 연장되는 빗살 형상의 3개의 제3중째의 패트 급속충(30)이 출력 단자 OUT1에 접속되는 소스 전략(13)(혹은 드래인 전략)이고, 이 아래에 제1층째 오막 금속충(10)으로 형성되는 소스 전략(14)(혹은 드레인 전략)이 있다. 또한 상략으로부터 연장하는 빗살 형상의 3개의 제3층째의 패트 급속충(30)이 공통 위탁 단자 IN에 접속되는 드레인 전략(15)(혹은 소스 전략)이고, 이 아래에 제1층째의 오막 급속충(10)으로 형성되는 드레인 진략(14)(혹은 소스 전략)이 있다. 이 양 친탁은 빗살을 맞물리게 한 형상으로 배치되며, 그 사이에 제2층째의 케이트 급속증(20)으로 형성되는 케이트 전략(17)이 채널 영역(12) 상에 4개의 빗살 항상으로 배치되어 있다. 또한, FET1과 PET2가 상략으로부터 연장되는 한가운대의 빗살 항상의 드레인 전략(13)(혹은 소스 전략)을 공용하고 있어, 더욱 소형화에 기여하고 있다. 여기시, 게이트 폭이 600㎞라는 의미는 각 PET의 빗살 형상의 케이트 전략(17)의 케이트 폭의 종합이 지각 600㎞인 깃을 의미한다.

그 전과, 상기한 화합물 반도체 첩의 사이즈는 0.37×0.30㎢ 이내로 할 수 있다. 여것은 센트 FET를 이용하는 경우의 화합물 반도체 첩 사이즈에 미해 1/5로 축소할 수 있는 것을 의미한다.

도 9의'(a)에 도 8에 도시한 FET1의 부분을 확대한 평면도를 도시한다. 이 도면에서, 일점쇄선으로 둘러싸인 장방형의 영역이 기판(11)에 형성되는 채털 영역(12)이다. 좌축으로부터 연장되는 빗살 형상의 4개의 제3중째의 패트 급속 충(30)이 출력 단차 OUT1에 접속되는 소스 전략(13)(혹은 트래인 전략)이고, 그 아래에 제1중째 오막 급속중(10)으로 형성되는 소스 전략(14)(혹은 트래인 전략)이 있다. 또한 우축으로부터 인장되는 빗살 형상의 4개의 제3중째의 패트 급속충(30)이 공통 입력 단차 IN에 접속되는 트래인 전략(15)(혹은 소스 전략)이고, 그 아래에 제1중째의 오막 급속증(10)으로 형성되는 트레인 전략(16)(혹은 소스 전략)이 있다. 이 양 전략은 빗살을 방물리게 한 평상으로 배치되며, 그 사이에 제2중째의 게이트 급속충(20)으로 형성되는 게이트 전략(17)이 채털 영역(12) 상에 빗살 형상으로 배치되어 있다.

도 9의 (b)에 이 FET의 일부의 단면도를 도시한다. 기완(11)에는 n형의 채널 영역(12)과 그 양축에 소소 영역(18) 및 트레인 영역(19)을 형성하는 n' 형의 불순물 확산 영역이 설치되고, 채털 영역(12)에는 게이트 전략(17)이 설치되며, 불순물 확산 영역에는 제1중째의 오막 급속증(10)으로 형성되는 트레인 전략(14) 및 소스 전략(16)이 설치된다면한 그 위에 상출한 바와 같이 3층째의 패트 급속증(30)으로 형성되는 트레인 전략(13) 및 소스 전략(15)이 설치되어, 각 소자의 베선 등을 행하고 있다.

이 소위장 회로에 관해서는, 2.40k 이상의 고주파수대에서는 삼업 손실(Insertion Loss)의 역화는 비약하고, 아이솔레이션(Isolation)은 IET의 기생 용량에 의존하여 개선되는 것을 알 수 있으므로, 아이솔레이션을 우선하여 선제함으로 써, 600/4배의 개이드 폭 Wg이면 18dB 이상의 아이솔레이션(Isolation)을 확보한다.

도 8에 실책의 페틴을 도시한 화합물 반도체 스위치 회로 장치에서는, FET1 및 FET2의 케이트 전이 Lg를 0.5µm, 케이트 푹 Wg를 600µm로 설계하여, 삼업 손실(Insertion Loss)을 0.65dB, 아이슬레이실(Isolation)을 18dB 확보한다. 이 특성은 블루투스(Bluetooth)(휴대 전화, 노트북, 휴대 정보 단말, 디자털 카메라, 기타 주변 기기를 무선으로 상호 접속하여, 이동 환경, 비즈니스 환경을 향상시키는 통신 사양)을 포함하는 2.40k대 ISMBand(Industrial Scientific and Medical (requency band)를 사용한 스펙트럼 확산 통신의 응용 문야에서의 RF 스위치로서 활용되는 것이다.

현재에는 실리콘 반도재 집의 성능 향상도 배우 빨라, 고주파대에서의 이용 가능성이 높아지고 있다. 종례에는 실리콘 집은 고주피대에서의 이용이 어려워. 고가의 화합물 반도체 집이 이용되었지만, 실리콘 반도제의 이용 가능성이 높아지 면, 당인히 웨이피 가격이 높은 화합물 반도체 집은 가격 경쟁에서 뒤지게 된다. 이 때문에 집 사이즈를 축소하여 비용 을 어제한 필인성이 있으므로, 집 사이즈의 지갑은 불가피하다.

## 발명이 이무고자 하는 기술적 과제

이와 같이 선트 FIET를 생략하고, 또한 케이트 품을 600gm로 함으로써, 침 사이즈를 대폭 시갑하는 것이 가능하게 되었다. 도 8에 도시한 스위치 회로의 논리에서는, 줄릭 단자 OUT1에 신호를 통과시킬 때는 줄릭 단자 OUT1에 가까운 제이 단자 Cti-1에 예를 들면 3V를, 제어 단자 Cti-2에 0V를 인가하고, 반대로 줄릭 단자 OUT2에 신호를 통과시킬 때는 줄릭 단자 OUT2에 가까운 제어 단자 Cti-2에 3V, Cti-1에 0V의 바이어스 신호를 인가하고 있다.

그러나, 사용자의 요구에 따라시는, 그 반대의 논리를 조합할 필요도 있다. 즉 출력 단차 OUT1에 신호를 통과시킬 때는 출력 단차 OUT1로부터 먼 제어 단차 Ctl-2에 예를 돌면 3V, 재어 단차 Ctl-1에 0V를 인가하고, 반대로 출력 단차 OUT2에 신호를 통과시킬 때는 출력 단차 OUT2로부터 먼 제어 단차 Ctl-1에 3V, Ctl-2에 0V의 바이어스 신호를 연가하는 논리이며(이것을 이하 미러 타임 스위치 회로라고 한다), 이 경우에는 참 상에서 면적이 증가되게 된다.

도 10은, 도 8에 도시한 화합물 반도재 스위치 회로 장치의 미러 타입의 스위치 회로를 집절화한 화합물 반도채 참의 일레를 나타내고 있다.

GaAs 기판에, 스위치를 행하는 FET1 및 FET2를 중앙부에 배치하고, 각 FET의 케이트 전략에 저항 R1, R2가 접속되어 있다. 또한 공통 위력 단자 IN, 출력 단자 OUT1, OUT2, 제이 단자 Ctl-1, Ctl-2에 대응하는 페드가 기판의 주변에서 FET1 및 FET2의 주위에 설치되어 있다. 또한, 집선으로 나타낸 제2층째의 배선은 각 FET의 케이트 전략 형성 시에 통시에 형성되는 케이트 금속증(Ti/Pt/Au)(20)이고, 실선으로 나타낸 제3층째의 배선은 각 소자의 접속 및 페드의 형성을 행하는 페드 금속증(Ti/Pt/Au)(30)이다. 제1층째의 기판에 오막 집축하는 오막 금속증(AuGe/Ni/Au)(10)은 각 FET의 소스 전략, 트레인 전략 및 각 처항 양단의 인출 전략을 형성하는 것으로, 도 10에서는 페드 금속증과 충접되므로 도시되어 있지 않다.

FET1의 게이트 전국과 제어 단자 Cu-2는 서항 R1로 접속되고, FET2의 게이트 전국과 제어 단자 Ct1-1은 저항 R 2로 접속되는 미리 타입으로 되어 있으며, 이 접속을 위해 서항 R1 및 저항 R2는 참의 외주를 따라 베치된다.

점의 내부에는 공통 입력 단자 IX. 채어 단자 Cit-1 및 Cit-2, 또는 출력 단자 OUT1 및 OUT2에 대응하는 페노가 메 지되어 있다. 도 8에 도시한 스위치 회로의 패턴 레이아웃으로부터 미러 타임의 논리의 회로로 레이아웃을 변경할리고 하면, 참 내부에는 여유가 없기 때문에, 참 외주를 따라 적항을 배치하게 된다. 그러나, 이 배치에 의하면, 참의 X 방향 (좌우)으로 각각 25/m, Y 방향으로 50/m가 확대되게 되어, 그 만큼 집 사이즈가 중대되게 된다.

그러나, 상술한 바와 같이, 실리콘 취과의 가격 경쟁에서 이기기 위해서는, 화합물 반도체 취의 침 사이즈를 축소하여 비용을 억제할 필인성이 있으므로, 침 사이즈의 제같은 불가피하였다.

### 설명의 구성 및 작용

본 발명은 상술한 채만 사정을 감안하여 이루이진 것으로, 채널층 표면에 소스 진국, 케이트 전국 및 트레인 전국을 실지한 채1 및 제2 FET를 형성하고, 양 FET의 소스 진국 혹은 드레인 진국을 공통 입력 단자로 하며, 상기 양 FET의 보대인 진국 혹은 소스 진국에 접속된 제1 및 제2 출력 단자와, 상기 양 FET의 케이트 전국에 접속된 제1 및 제2 책이 단자를 갖고, 상기 제1 출력 단자, 채어 단자용 페트는 상기 제1 FET의 주위에 메치되며, 상기 제2 출력 단자, 채어 단자용 페트는 상기 제2 FET의 주위에 메치되며, 상기 제2 출력 단자, 채어 단자용 페트는 상기 제2 FET의 기이트 진국에 제어 신호를 인가하여 이는 한쪽의 FET을 도통시키 상기 공통 입력 단자와 상기 제1 및 제2 출력 단자 중 어느 한쪽의 신호 강로를 행성하는 화합을 반도체 스위치 회로 장치에 있어서, 싱기 제1 FET의 케이트 전국과 상기 제2 FET의 계여트 전국과 상기 제1 제이 단자를 접속하는 제2 지합을, 상기 공통 입력 단자로 되는 페드와, 상기 양 FET와의 사이에 메치하는 것을 특징으로 하며, 2개의 PET에 접속되는 2개의 지항을 공통 입력 단자와 양 FET 사이에 메치함으로써, 참 사이즈가 현지하게 증가되는 것을 억제한 반대의 논리의 스위치 회로 장치를 실현할 수 있다.

## < 실시예>

이하에 본 발명의 실시에에 대하여 도 1 내지 도 4를 참조하여 실명한다.

도 1은 본 발명의 화합물 반도체 스위치 회로 장치를 도시한 회로도이다. 제1 PET1과 제2 PET2의 소스 전급(혹은 트레인 전급)이 공통 업력 단차 IN에 접속되며, PET1 및 PET2의 게이트 전급이 각각 지항 R1, R2를 통해 제2 제이 단사 CH-2 및 제1 제어 단차 CH-1에 접속되고, 그리고 PET1 및 PET2의 트레인 전급(혹은 소스 전급)이 제1 출력 단차 OUT1 및 제2 준력 단차 OUT2에 접속된 것이다. 제1 제어 단차 CH-1 및 제2 제이 단차 CH-2에 인가되는 제이 신호는 상고 신호이고, II 레벨의 신호가 인가된 즉의 PET가 ON 상태로 되어, 공통 업례 단차 IN에 인가되는 입력 신호를 이느 쪽인지 한쪽의 출력 단차에 전달하도록 되어 있다. 서항 R1, R2는, 교류 접지로 되는 제이 단차 CH-1, CH-2의 식류 전위에 대하여 게이트 전급을 통해 고주과 신호가 누출되는 것을 망치한 목적으로 메지되어 있다.

도 1에 도시한 회로는, 도 5의 (b)에 도시한 GaAs FET를 이용한 SPDT(Single Pole Double Throw)라고 하는 화합 를 만도체 스위치 회로 장치의 미러 타임의 논리 패턴의 회로 구성으로, 제어 단자 CH-1은 FET2의 게이트 전략에 집 속되고, 제어 단자 CH-2는 FET1의 게이트 전략에 접속된다.

이 스위치 회로의 논리에서는, 출력 단자 OUT1에 신호를 통과시킬 때는 출력 단자 OUT1로부터 및 재이 단자 Cu-2에 애플 들면 3V, 재어 단자 Cu-1에 0V를 인가하고, 반대로 출력 단자 OUT2에 신호를 통과시킬 때는 출력 단자 OUT2로부터 및 재이 단자 Cu-1에 3V, Cu-2에 0V의 바이어스 신호를 인가하고 있다.

도 2는, 본 발명의 제1 실시예인 미러 타입의 화합물 반도체 소위치 회로 장치를 집석화한 화합물 반도제 집의 일례를 나타내고 있다.

GaAs 기관에, 스위치를 행하는 FET1 및 FET2를 중앙부에 배치하고, 각 FET의 개이트 전략에 지형 R1, R2가 접속되어 있다. 또한 공통 입력 단자 IN, 출력 단자 OUT1, OUT2, 제이 단자 Ct1-1, Ct1-2에 대용하는 페드가 기관의 주민에서 FET1 및 IET2의 주위에 각각 항성되어 있다. 또한, 점실으로 나타낸 채2중째의 배선은 각 FET의 개이트 전략 형성 사에 봉사에 형성되는 게이트 급속층(Ti/Pt/Au)(20)이고, 실선으로 나타낸 제3중째의 배선은 각 소사의 집속 및 패트의 항성을 행하는 케트 급속증(Ti/Pt/Au)(30)이다. 채1증째의 기관에 오막 접촉하는 오막 급속층(AuG e/Ni/Au)(10)은 각 FET의 소스 전략, 트레인 전략 및 각 저항 양단의 인출 전략을 형성하는 것으로, 도 2에서는 페트 급속증과 중심되므로 도시되어 있지 않다.

[ETT1의 개이트 전국과 제어 단자 Ct1-2는 시항 R1로 접속되며, FET2의 개이트 전국과 제어 단자 Ct1-1은 시항 R2 로 접속된 미리 타입으로 되어 있다. 시항 R1 및 저항 R2는, 양 EET로부터 연장되어 공통 위력 단자에 접속되는 전국과 실화박을 통해 교자하여 형성된 n'형 불순물 확산 영역이다.

도 2로부터 망백해진 바와 같이, 구성 부품은 FET1, FET2, 지항 R1, R2, 공통 입력 단차 IN, 출력 단차 OUT1, OUT 2. 제어 단지 CU-1, CU-2에 대응하는 패트만으로, 최소 구성 부품으로 구성되어 있다. 여기에 도시한 FET1(FET2 도 미친가지입)은 일점쇄선으로 둘러싸인 장망행의 채널 영역(12)에 항성된다. 하죽으로부터 인장되는 빗살 형상의 3 계의 제3층째의 패도 급속층(30)이 출력 단차 OUT1에 접속되는 소스 전국(13)(혹은 드레인 전국)이고, 그 아래에 제 1층째 오막 급속층(10)으로 형성되는 소스 전국(14)(혹은 드레인 전국)이 있다. 또한 상주으로부터 인장되는 빗살 형상의 3개의 제3층째의 패드 급속층(30)이 공통 입력 단차 IN에 접속되는 드래인 전국(15)(혹은 소스 전국)어고, 그 아래에 제1층째의 오막 급속층(30)으로 형성되는 드레인 전국(14)(혹은 소스 전국)이 있다. 이 양 전국은 빗살을 맛 물리게 한 항상으로 배치되며, 그 사이에 제2층째의 게이트 급속층(20)으로 항상되는 게이트 전국(17)이 채널 영역(12) 상에 1개의 빗살 항상으로 배치되어 있다. 또한, FET1과 FET2가 상축으로부터 인장되는 한가운데의 빗살 형상의 드레인 전국(13)(혹은 소스 전국)을 공용하고 있다.

또한, 미러 타입의 스위치 회로로 하기 위해 연장되는 저항 R1 및 R2를 집의 내부에 배치함으로써, 외주를 따라 배치한 경우와 비교하여, X 방향의 집의 확대를 억제할 수 있어, 집 사이즈의 증가를 Y 방향만으로 억제할 수 있다.

The second section of the second seco

도 3에는, 본 발명의 제2 실시에인 미러 타임의 스위치 회로 상치를 집작화한 화합물 반도체 스위치 회로 상치의 일래를 나타낸다.

이 제2 실시에는, 지항 R1 및 R2를, 공통 입력 단자 IS과 양 FET와의 사이에 평행하게 배치하고 있으나, 영 FET1. FET2를 Y 방향으로 축소하여, 게이트 폭을 확보하기 위해 일부를 제어 단자 Ctt-1, Ctt-2 및 줄릭 단자 OUT1, Ott T2에 대응하는 패드의 사이에 행성함으로써, 양 지항이 배치되는 영역을 확보하는 것이다.

각 구성 요소의 설명에 대해서는, 도 2와 마찬가지여기 때문에 생략하지만, 크게 다른 점은, 각 FET의 패턴을 변경하여, 데이 단차 및 출력 단차 패트 사이에 FET의 소스, 드레인 및 게이트 전략의 일부를 배치한 것에 있다. 이에 따라, 도 2에 도시한 FET와 동일 게이트 쪽으로, Y 방향으로 축소되고, X 방향으로 확대된 FET로 되기 때문에, 공통 입력 단차 IN 및 양 FET 사이에 스페이스를 확보한 수 있다.

FET1의 케이트 전략과 제어 단자 Cu-2는 지항 R1에 접속되고, FET2의 케이트 전략과 제어 단자 Cu-1은 저항 R2에 접속된다. 저항 R1 및 저항 R2는, 양 FET로부터 인장되어 공통 입력 단자에 접속되는 친국과 교차되어 형성되며, 공통 입력 단자에 대응하는 패드와 양 FET 사이의 스페이스에 평행하게 배지된다.

도 4에는 도 3의 A-A선의 단면도를 도시한다. 이것은, 지항 R1 및 R2와 공통 입력 단자에 접속되는 전략파의 교자부이다. 기관(11)에 지항 R1, R2로 되는 n \* 형 불순물 확산 영역(40)(도 3에서는 일집쇄선으로 나타냅)이 형성되고, 절화박을 통해, 양 FET의 소스 또는 트레인 전략으로부터 공통 입력 단자 IN으로 인장되는 트레인 전략(15)(혹은 소스전략)과 교치되어 있다. 지항 R1, R2는 기판에 형성된 n \* 형 불순물 확산 영역으로, 由T의 소스 및 트레인 영역 협성과 통사에 형성된다.

또한, 공통 입력 단차 폐도, 제이 단차 Cu-1 폐도, Cu-2 폐도, 출력 단차 OUT1 폐도, OUT2 폐도 및 양구ET의 계이트 전급의 주민 단부 아래에도, 일점파선으로 나타낸 바와 같이 n \* 형 불순물 확산 영역이 형성되어 있다(개이트 전급 주민 단부에서는 케이트 전급과 중첩되어 있어 도시 생략). 여기서 n \* 형 불순물 확산 영역은 주면 단부뿐만 아니라. 각 폐도 및 양구ET의 케이트 전급 바로 아래 전면에 형성되어도 된다. 이들 n \* 형 불순물 확산 영역은, 소스 및 드레인 영역 형성과 동시에 형성된 것으로, 이들 n \* 형 불순물 확산 영역 및 지항 R1, R2가 서로 인접하는 부분의 여기 거리는 4ヵm로 되어 있다.

이것은, 화합물 반도체 스위치 회로 장치에서 요구되는 아이솔레이션이 20dB 이상이고, 실험적으로 4gm의 이직 거리가 있으면 20dB 이상의 아이솔레이션을 확보하는데는 중문하다는 것에 의한 것이다.

이에 따라 논라적인 근기는 무족하지만, 지급까지 반절인성 GaAs 기반은 전인 기반이라는 사고방식 때문에 내압은 무한데이다고 생각되었다. 그러나 실측을 행하면, 내압이 유한하다는 것을 알 수 있다. 이 때문에 반절인성 GaAs 기반 내에서 공귀층이 연장되어, 고주과 신호에 따른 공품층 거리의 변화에 의해, 공귀층이 인접하는 다른 패턴까지 도단하면 기기에서 고주과 신호의 누설이 발생되는 것으로 생각되었다. 그러나, 인접하는 패턴의 인접하는 축의 주면 단부에 n '평의 불순분 확산 영역을 형성하고, 그 이각 거리를 4 $\mu$ m로 하면, 20dB 이상의 아이솔레이션을 확보하는데는 충분하다라고 결론을 내렸다. 또한, 전자계 사물레이션에서도 4 $\mu$ m 정도의 이건 기리를 설정하면 2.4Glb에서 40dB 정도의 아이솔레이션이 일어지는 것을 알 수 있다.

지항 RT 및 R2 또는 각 패트 및 FET의 케이트 전략 주변 단부는 n \* 항 불순물 확산 양역이가 때문에, 불순물이 도핑되어 있지 않은 기판(11)(반절연성이지만, 기판저항치는  $1\times 10^7\Omega$  · cm) 표면과 달리, 불순물 공도가 높아진다(이온 종류  $2986^*$  로 공도는  $1\sim 5\times 10^8$  cm $^{-3}$  ). 이에 따라 각 패트, FET의 배진층인 케이트 전략, 지항으로의 공립증이 인상되지 않기 때문에, 서로 인접하는 이직 거리를  $4\mu$ m로 함으로써 아이솔레이션 20dB은 중문히 확보할 수 있다.

그 결과, 본 발명의 화합물 반도체 취의 사이즈는 0.37×0.30㎡ 이내로 할 수 있었다. 이것은 도 8에 도시한 종래의 통상 페턴의 화합물 반도체 취 사이즈와 동일 사이즈이다.

FET 1 및 FET 2의 확대도 및 단면 구조는, 도 9에 도시한 종래의 것과 동인하기 때문에, 설명을 생략한다. 또한, 본 발명의 FET에서는, FET 특성이 동인한 FET라도 되며, 채별 영역의 농도 및 가속 전압 등의 채털 형성 조건이나, 게이트 폭이 다른 FET라도 된다.

또한, 각 n<sup>+</sup> 항 불순물 확산 영역은, 소스 및 드레인 영역과 동시에 형성되지 않아도 되며, 각각이 별개의 공정에 의해 형성되어도 된다.

이와 같이, 본 발명의 제1 실시에에 따른 특징은, 통상 페틴의 논리로부터 미러 타입의 논리의 스위치 회로 장치로 페턴 빈경하는 경우, 공통 입력 단자와 양 FET 사이에 2개의 적항 R1 및 R2를 배치하는 것이다. 이에 따라, 참 외주를 따라 적항을 배치한 경우와 미교하여, X 방향의 참 사이즈의 확대가가 없어지고, Y 방향의 참 사이즈의 확대만으로 억제한 수 있다.

또한, 본 발명의 제2 실시에에 따른 특성은, FET의 패턴을 변경하여, 제이 단자 및 출력 단차 패트 사이에 FET의 일부를 배치하고, 공통 입력 단차와 양 FET 사이에 평행하게 2개의 저항 R1 및 R2를 배치하는 것이다. FET의 패턴을 변경사업으로써 케이트 푹 Wg는 그대로이지만 Y 방향의 FET 사이조를 축소할 수 있어, 공통 입력 단차와 각 FET 사이에는 스페이스를 확보할 수 있다. 이 스페이스에 평행한 2개의 저항 R1, R2를 배치하고, 또한 인접하는 각 구성 무품의 주변 단부에는 n'형 불순물 확산 영역을 형성하여, 이각 거리를 4㎞로 함으로써, 도 8에 도시한 통상 논리 패턴의 집사이즈로, 미리 타입의 스위치 회로 장치를 실현할 수 있게 된다. 도 2에서는, 공통 입력 단차와 양 FET 사이에 2개의 지장을 배치하였기 때문에 Y 방향으로의 확대는 과할 수 없지만, 도 3과 같이 FET의 패턴을 변경함으로써, 공통 입력 단차와 FET 사이에 스페이스를 확보하여, 도 8에 도시한 통상 패턴의 스위치 회로 장치와 동인 집사이즈로 하는 것이 가능하게 되었다.

## 明度增强证明

이상에서 성술한 바와 같이, 본 발명에 따르면 이하의 수많은 효과가 얻어진다.

첫번째로, 적항을 공통 임력 단자와 FET 사이에 평행하게 배치합으로써, 참 외주를 따라 배치한 경우와 미교하여, 참 사이즈의 증가가 현지하게 거지지 않는다. 첩 외주를 따라 배치하면, X 방향으로도 참 사이즈기 확대되지만, 참 내무에 배치합으로써, Y 방향의 확대반으로 억제된다.

두번째로, FET의 페틴을 변칭하여, 제이 단자와 출력 단자 패트 사이에 그 PET의 일부를 배치한다. 즉, Y 방향으로는 축소하고, X 방향으로는 확대한 PET의 페턴으로 함으로써, FET의 케이트 폭은 그대로인 상태에서, 공통 입력 단자와 PET 사이에 소패이스를 확보할 수 있다. 이 스페이스에 서로 인접하는 구성 부품(시항끼리도 포함함)과 4 mm의 이작기리를 확보하여 평행한 2개의 지항을 배치함으로써, 등상 페턴과 동일 참 사이즈로 미리 스위치 패턴의 스위치 회로 장치를 실현할 수 있다.

세번째로, 상술한 마와 같이 최소 구성 부품과 참 내의 배치의 실계에 의해, 반도체 참 사이츠를 확대시키지 않고 실현한 수 있기 때문에, 실리는 반도체 참과의 가격 경쟁력도 대폭 향상시킬 수 있다. 또한 참 사이츠를 확대시키지 않고 실현 문에, 총래의 소형 패키지(MCP6 크기 2.1mm×2.0mm×0.9mm)보다 더욱 소형 패키지(SMCP6 크기 1.6mm×1.6mm×0.75mm)에 실장할 수 있게 되었다.

네면째로, 본 발명의 화합물 반도체 스위치 회로 장치에서는 선트 PET를 생략하는 실계가 가능해지기 때문에, 구성 무품은 FET1, FET2, 저항 R1, R2, 공통 입력 단자 IN, 출력 단자 OUT1, OUT2, 제이 단자 Crl-1, Cul-2에 대응하는 페드만으로 되어, 총래의 화합물 반도체 스위치 회로 장치에 비해, 최소 구성 부품으로 구성한 수 있는 어점은 갖는다.

(57) 역두의 범위

## 청구항 1.

채널충 표면에 소스 진급, 케이트 천급 및 드레인 전급을 항성한 제1 및 제2 FET를 행성하고, 양 FET의 소스 전급 꼭 은 드레인 전급을 공통 입력 단자로 하며, 상기 양 FET의 드레인 전급 혹은 소스 전급에 집속된 제1 및 제2 출력 단자와, 상기 양 FET의 케이트 전급에 집속된 제1 및 제2 제어 단자를 갖고, 상기 제1 출력 단자, 제어 단자용 페드는 상기 제1 FET의 주위에 배치되며, 상기 제2 출력 단자, 제어 단자용 페드는 상기 제2 FET의 주위에 배치되고, 상기 양 FET의 케이트 전급에 제어 신호를 인가하여 여느 한쪽의 FET를 도통시키 상기 공통 입력 단자와 상기 제1 및 제2 출력 단지 중 이느 한쪽과 신호 경로를 형성하는 화합물 반도제 스위치 회로 장치에 있어서,

상기 제1 FET의 케이트 천극과 상기 제2 제이 단차를 접속하는 제1 저항과, 상기 제2 FET의 케이트 천극과 상기 제1 대이 단차를 접속하는 제2 저항을, 상기 공통 입력 단차로 되는 페드와, 상기 양 FET와의 사이에 배치하는 것을 특징으로 하는 화합물 반도체 소위치 회로 상치.

## 청구항 2.

채1항에 있어서.

상기 제1 및 제2 저항은 기관에 불순물을 확산하여 형성한 고동도 영역인 것을 특징으로 하는 화합물 반도체 스위치 확 로 장치.

### 청구항 3.

제1항에 있어서

상기 고공도 영익은 소스 영역 및 트레인 영역의 확산 영역을 이용하는 것을 특징으로 하는 화합불 반도체 스위치 회로 장치.

## 정구항 4.

체납층 표면에 소스 천급, 케이트 진급 및 드레인 전급을 형성한 재1 및 제2 FET를 형성하고, 양 FET의 소스 천급 혹은 트레인 전급을 공통 입력 단자로 하며, 상기 양 FET의 드레인 전급 혹은 소스 전급에 접속된 제1 및 제2 출력 단자와, 상기 양 FET의 케이트 진급에 접속된 제1 및 제2 제이 단자를 갖고, 상기 제1 출력 단자, 제어 단자용 페드는 상기 제1 FET의 주위에 배치되며, 상기 제2 출력 단자, 제이 단자용 페드는 상기 제2 FET의 주위에 배치되고, 상기 양 FET의 케이트 전급에 재이 신호를 인가하여 이는 한쪽의 FET를 도통시켜 상기 공통 입력 단자와 상기 제1 및 제2 출력 단자 중 이는 한쪽과 신호 경로를 항성하는 화합을 반도체 스위치 회로 장치에 있어서.

성기 제1 FET의 계이트 전국과 상기 재2 제어 단자를 집속하는 재1 저항과, 상기 제2 FET의 게이트 전국과 상기 제1 제어 단자를 접속하는 제2 저항을, 상기 공통 입력 단자로 되는 폐드와, 상기 양 FET와의 사이에 평행하게 배지하는 것을 특징으로 하는 화합물 반도체 스위치 회로 장치.

#### 청구항 5.

채1항에 있어서,

장기 제1 제이 단차 및 제1 출력 단차에 대응하는 패트 사이에 상기 제1 FET의 일부를 배치하고, 상기 제2 제이 단차 및 제2 출력 단차에 대응하는 패트 사이에 상기 제2 FET의 일부를 배치하는 것을 특징으로 하는 화합물 반도제 스위치 회로 장치.

청구항 6.

계4항에 있어서.

상기 제1 및 제2 시항은 기관에 불순물을 확산하여 형성한 고농도 영역인 것을 특징으로 하는 화합물 반도세 스위치 피로 장치.

청구항 7.

제4항에 있어서.

상기 차 페트 주면 단부의 아래 또는 패트 전면의 아래와 상기 양 FET의 배선층 주면 단부의 아래 또는 배선증 전면의 아래에는 다른 일 도전형 문순물을 확산한 고농도 영역을 형성하는 것을 특징으로 하는 화합물 반도제 스위치 회로.

청구항 8.

제1항에 있어서.

장기 모든 고통도 영역이 서로 인접하는 이각 거리는. 소정의 아이슬레이션을 확보할 수 있는 한계차 부근까지 근접하는 것을 특성으로 하는 화합물 반도체 스위치 최로 장치.

청구항 !).


제1항에 있어서.

상기 보는 고통도 영역은 소스 영역 및 트레인 영역의 확산 영역을 이용하는 것을 특성으로 하는 화합물 반도재 스위치 화로 장지.


청구항 1().

제1항 또는 제4항에 있어서,


상기 제1 및 제2 지향은 상기 양 FET의 소스 전급 및 드레인 진급으로부터 연장되어 상기 공통 입력 단자에 접속되는 선급과 교차하는 것을 특징으로 하는 화합물 반도체 스위치 회로 장치. 25.77



5.65




도면 3





, x

5.15 4




도면 5







5.35~6




53 V) 7




# 일반 8



F. P. 9





표면 10

